Xilinx Virtex-7 系列FPGA：高密度、低功耗的28nm技术带来的性能革新
挑战：难以满足的带宽需求
为下一代网络实施高级串行连接标准
提高数据处理性能
让产品更快上市
满足受限的功率预算
方案：Xilinx Virtex-7 FPGA
16 x 28 Gb/s 收发器为 400G 线卡创建单芯片 FPGA 解决方案
高达 2M 的逻辑单元容量，用于构建由堆叠硅互连 (SSI) 技术支持的大规模并行高性能电路
先进的 DSP Slice 架构支持高达 6.7TMACS 的吞吐率
用于快速开发、集成和部署的可编程能力
EasyPath™-7 设备，可灵活且无风险地降低成本
新的 28nm HPL 工艺、架构增强和高级软件降低了功耗
实现明天的创新
Xilinx Virtex®-7 系列 FPGA 突破了以往的物理限制，支持未来的创新。带宽和容量的超高端组合提高了系统性能以满足最复杂的系统要求。无与伦比的性能作为可编程平台的基础，具有在当今竞争激烈的市场中最大化差异化的多功能性。
前所未有的吞吐率
Virtex-7 FPGA 具有多达 96 个高级串行收发器，使设计人员能够在下一代通信解决方案中构建突破性的带宽。高级吞吐率使网络基础设施取得了前所未有的进步，包括用于 Nx100G 和 400G 光网络的唯一单 FPGA 解决方案。
性能的新里程碑
Virtex-7 FPGA 有多达 200 万个逻辑单元和超过 5TMACS 的 DSP 吞吐率。这些资源支持大规模并行数据处理架构，可以在每个时钟周期执行更多工作。 Virtex-7 FPGA 具有多达 88 个高级串行收发器，可提供超过 4Tbps 的串行带宽。这些功能使高级雷达、高性能计算和高级医学成像系统的处理性能达到一个新的水平。
超越摩尔定律
Xilinx 开创了 SSI 技术，实现了容量和性能的增长，速度超过了摩尔定律。因此，Virtex-7 FPGA 的逻辑容量是上一代的 3.5 倍以上。结合该系列的内存、DSP 和 I/O 资源，Virtex-7 器件建立了新的性能基准。
低功耗设计
行业领先的 28nm HPL 工艺技术为这些下一代 FPGA 实现了性能和功耗的最佳平衡。架构改进进一步降低了 I/O 功耗，同时提高了带宽。赛灵思设计工具软件中的智能时钟门控算法进一步降低了有效功耗。
可扩展优化架构的优势
所有 7 系列 FPGA 系列都充分利用 Xilinx 可扩展、优化的架构来保护 IP 投入，并使 6 系列设计的移植变得容易。凭借包括逻辑结构、块 RAM、DSP 引擎、时钟、模拟混合信号 (AMS) 功能等在内的通用元素，可扩展、优化的架构还有助于在 7 系列中快速重新实现。对于类似的设计移植和新项目，Virtex-7 架构可显着缩短开发时间并让设计人员专注于产品差异化。
关键性能概述
借助最高容量的 FPGA 将创新提升到新的水平
SSI 技术提供 200 万个逻辑单元、85Mb BRAM 和 3,600 个 DSP48E1 slice，以实现集成和性能的新可能性
28nmHKMG HPL工艺降低内核功率50%
0.9V 内核电压选项，功耗更低
在三种低功耗串行收发器之间进行选择
12.5 Gb/s GTX 收发器，广泛支持主流串行协议
13.1 Gb/s GTH 收发器支持专有接口的 FEC 标准的 25% 开销并完全符合 10GBASE-KR 标准
28.05 Gb/s GTZ 收发器支持下一代光学器件
确保符合 10/40/100G 以太网、PCI Express®、OC-48、XAUI、SRIO 和 HD-SDI 等主流标准
轻松实现您的性能目标
获得 2 倍的性能提升：FPGA 架构的并行性支持每个时钟周期执行更多工作，从而以更低的功耗提供更高的性能
多达 56 个 12.5 Gb/s 收发器
多达 96 个 13.1 Gb/s 收发器
多达 16 个 28 Gb/s 收发器
SSI 技术支持高达 200 万个逻辑单元容量
高达 85Mb BRAM，用于高带宽数据缓冲
3,600 个 DSP48E1 slice 支持高达 5.3TMACS 的信号处理性能
使用增强型 SelectIO™ 技术实施 1.6 Gb/s LVDS 接口，最高可将 I/O 功耗降低 50%
为 DDR3 内存构建多达八个 72 位接口（高达 1,866 Mbps）
支持 3.3V I/O 的传统设备接口
通过结合了锁相环 (PLL) 和混合模式时钟管理器 (MMCM) 的强大时钟管理块 (CMT) 来满足最严格的时序要求，以实现高精度和低抖动时钟
更快地将您的产品推向市场
使用 ISE® Design Suite 13 最大化实现 FPGA 性能
使用预先验证过的的 IP 核加快设计速度并降低设计风险
使用 ChipScope™ Pro 工具的实时验证功能快速调试逻辑和串行接口
Vivado™ 设计套件
通过目标设计平台最大化生产力
Xilinx目标设计平台是业内最全面的开发生态，包括评估板，工具，IP核，参考设计和FMC支持。这些开发生态可以让设计师立即开始他们的应用设计，并通过已被验证过的参考设计来快速掌握高级功能。结合功能全面的评估板和 Xilinx ISE 设计套件软件，参考设计还有助于集成来自随时可用的第三方附加硬件和 IP 生态系统的解决方案。
有线通信：100G-400G 线卡
最高容量和带宽使下一代线卡能够满足对对带宽的更严苛需求。
率先将带有 Virtex-7 HT FPGA 的 400GE 线卡推向市场，这是唯一支持 400G 串行接口到 CFP2 和 QSFP2 模块的器件，带有 16 x 28 Gb/s GTZ 收发器
通过在单个 Virtex-7 XT FPGA 中集成两个 OTU-4 接口、Framer/MAC、Mapper 和 FEC/EFEC 来创建 2x100G OTU4 应答器/线卡，以减少电路板空间、功耗和成本
构建更低成本的 100GE 线卡，以使用功耗降低 50% 的 FPGA 升级现有基础设施，并支持复杂的数据包处理和流量管理
构建灵活的单 FPGA、100G OTN 复用转发器/转发器/ODU 交换实施方案，可替代多个 ASSP，成本降低 60%，功耗降低 50%
第五代部分重新配置可在更小的 FPGA 中实现划算的解决方案和灵活的现场升级以支持不断发展的标准
高性能计算系统
Virtex-7 FPGA 为科学、石油和天然气、金融、航空航天和国防、通信、网络和生命科学应用提供灵活、可扩展、定制的高性能计算解决方案。
创建基于 FPGA 的 HPC 平台和插槽内加速器
高达 2M 的逻辑单元容量，用于大规模并行处理
数以千计的 DSP48E slice用于定点和浮点加速
高达 64.8Mb 的集成 BRAM 以 Tbps 带宽移动操作数和结果数据
支持多个 DDR3 内存子系统以实现高带宽数据缓冲
单个器件中多达 96 个高速串行收发器，用于处理器和 FPGA 间通信； PCIe Gen3 支持额外的 CPU 接口选项
增强了对 QPI 的低延迟、缓存一致性、高带宽 CPU 接口的支持
10GE 支持高级网络接口
雷达
Virtex-7 FPGA 可降低机载/车载雷达系统的尺寸、重量、功耗和成本 (SWaP-C)。带有 64 通道波束形成器的三个Virtex-7 980XT FPGA 的单板可实现便携式外形：
使用支持每个设备 24 个通道的大容量 FPGA 减少电路板面积
与上一代 FPGA 相比，功耗降低了 50%
基于 Virtex-7 FPGA 的目标设计平台可实现卓越的定点 DSP 解决方案
单个 Virtex-7 980XT FPGA 中高达 987 GFLOPS
Synfora 或 AutoESL C-to-FPGA 软件
用于 FIR、FFT、CIC、DDS、DDC、DUC 等的 IP
具有 256 位 AES 和身份验证、易失性和非易失性键控以及片上环境监控的卓越安全性和防篡改功能
专注差异化
?您有任何问题，都可以在评论区和我交流?！
?本文由 孤独的单刀 原创，首发于CSDN平台?，博客主页：wuzhikai.blog.csdn.net
?您的支持是我持续创作的最大动力！如果本文对您有帮助，还请多多点赞?、评论?和收藏⭐！